<![CDATA[HiQED]]>https://www.hiqed.at/blogRSS for NodeFri, 03 Apr 2026 18:00:12 GMT<![CDATA[Überlegungen zum Design von Hochstromleitern im Leiterplattenlayout]]>https://www.hiqed.at/de/post/%C3%BCberlegungen-zum-design-von-hochstromleitern-im-leiterplattenlayout69a6d47a880ed9392b31e181Tue, 03 Mar 2026 12:30:57 GMTIng. Amil Brkic<![CDATA[Häufige Fehler im Leiterplattendesign vermeiden – für erfolgreiche Projekte]]>https://www.hiqed.at/de/post/h%C3%A4ufige-fehler-im-leiterplattendesign-vermeiden-f%C3%BCr-erfolgreiche-projekte69a6d44a6604d80c2449113dTue, 03 Mar 2026 12:30:13 GMTIng. Amil Brkic<![CDATA[Avoiding Common PCB Design Mistakes for Successful Projects]]>https://www.hiqed.at/post/avoiding-common-pcb-design-mistakes-for-successful-projects69a6d261f14dc9e1eb1a0795Tue, 03 Mar 2026 12:23:15 GMTIng. Amil Brkic<![CDATA[High Current Trace Design Considerations in PCB Layout]]>https://www.hiqed.at/post/high-current-trace-design-considerations-in-pcb-layout6911fade4d01cb460b61b1b8Mon, 10 Nov 2025 14:49:14 GMTIng. Amil Brkic